table registers
| GDTR, IDTR, LDTR, and TR |
|||||||||||||||||||
| 1 5 |
1 4 |
1 3 |
1 2 |
1 1 |
1 0 |
9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | internal descriptor cache | |||
| GDTR | 64bit base | res. | 16bit limit | access rights |
|||||||||||||||
| IDTR | 64bit base | res. | 16bit limit | access rights |
|||||||||||||||
| LDTR selector | 64bit base | 32bit limit | access rights |
||||||||||||||||
| TR selector | 64bit base | 32bit limit | access rights |
||||||||||||||||
